半導体配線用金めっき技術

特長

  • 良好な膜厚均一性(特に異なる配線幅混在時)
  • 配線上部平坦性良好
  • 良好なヴィア形成性(析出制御可能)
  • 表面粗さ低減可能
  • レジストへのダメージ低減
  • 低温めっきが可能

応用例

電解Auめっき配線形成例

良好なAuめっき膜厚均一性例


L/S=5μm/5μm
(5μm thickness)


L/S/L=50μm/5μm/5μm
(5μm thickness)

表面粗さ低減例


Surface roughness: Ra < 30nm

良好なヴィア形成例


Conformal Via-Hole


Filled Via-Hole